

Ejercicio 1:

Un detector de paridad impar de 4 entradas y una salida funciona de la siguiente manera: si la cantidad de entradas con valor '1' es impar la salida se pone en '1', en el resto de los casos la salida toma valor '0'.

- Construir la tabla de verdad para dicho sistema.
- Obtener la ecuación lógica como suma de minterminos y producto de maxiterminos (funciones canónicas).
- Implementar el sistema con compuertas NAND de la cantidad de entradas requeridas.
- Implementar el sistema con una PLA.

a)

x	y	z	w	P
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

b) Suma de minterminos


$$\Rightarrow (\bar{x} \bar{y} \bar{z} w) + (\bar{x} \bar{y} z \bar{w}) + (\bar{x} y \bar{z} \bar{w}) + (\bar{x} y z w) + (x \bar{y} \bar{z} w) + (x \bar{y} z w) + (x y \bar{z} w) + (x y z \bar{w})$$

• Producto de maxiterminos

$$\Rightarrow (x+y+z+w)(x+y+\bar{z}+\bar{w})(x+\bar{y}+z+\bar{w})(x+\bar{y}+\bar{z}+w)(\bar{x}+y+z+\bar{w})(\bar{x}+y+\bar{z}+w)(\bar{x}+\bar{y}+z+w)(\bar{x}+\bar{y}+\bar{z}+w)$$

$$c) (\bar{x} \bar{y} \bar{z} w) \cdot (\bar{x} \bar{y} z \bar{w}) \cdot (\bar{x} y \bar{z} \bar{w}) \cdot (\bar{x} y z w) \cdot (x \bar{y} \bar{z} w) \cdot (x \bar{y} z w) \cdot (x y \bar{z} w) \cdot (x y z \bar{w})$$

d)



Ejercicio 2:

Un sistema digital recibe información en forma de palabras de 5 bits (ABCDE) en un código protegido contra errores, de tal forma que cualquier dato que se reciba debe contener 3 y sólo 3 bits en '1'. Diseñar un circuito con las entradas ABCDE y una salida err que se activa por bajo cuando se recibe un dato incorrecto.

- Construir la tabla de verdad para dicho sistema.
- Obtener la ecuación lógica como suma de minterminos y producto de maxiterminos (funciones canónicas).
- Implementar el sistema con una PLA.

a)

A	B	C	D	E	F
0	0	0	0	0	0
0	0	0	0	1	0
0	0	0	1	0	0
0	0	0	1	1	0
0	0	1	0	0	0
0	0	1	0	1	0
0	0	1	1	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	0	1	0
1	0	0	1	0	0
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	1
1	0	1	1	0	1
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	0	1	1
1	1	0	1	0	1
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	0	1	0
1	1	1	1	0	0
1	1	1	1	1	0


b) • suma de minterminos

$$\Rightarrow (\bar{A}\bar{B}CDE) + (\bar{A}B\bar{C}DE) + (\bar{A}BC\bar{D}E) + (\bar{A}B\bar{C}\bar{D}E) + (\bar{A}BCDE) + (\bar{A}\bar{B}\bar{C}DE) + (\bar{A}\bar{B}C\bar{D}E) + (\bar{A}\bar{B}CDE) + (\bar{A}B\bar{C}\bar{D}E) + (\bar{A}B\bar{C}DE) + (\bar{A}BC\bar{D}E) + (\bar{A}BCDE)$$

• suma de maxiterminos

→ (tal, con los ceros)

$$\Rightarrow (\bar{A} + \bar{B} + C + D + E) (\bar{A} + B + \bar{C} + D + E) (\bar{A} + B + C + \bar{D} + E) (\bar{A} + B + C + \bar{D} + E) \cdot (\bar{A} + B + C + D + \bar{E}) (\bar{A} + \bar{B} + \bar{C} + D + E) (\bar{A} + \bar{B} + C + \bar{D} + \bar{E}) (\bar{A} + \bar{B} + C + D + \bar{E}) \cdot (\bar{A} + B + \bar{C} + \bar{D} + E) (\bar{A} + B + \bar{C} + D + \bar{E})$$



Ejercicio 3:

Verificar los resultados obtenidos de cada función lógica en la Guía 2 - Ejercicio 1, mediante la utilización de mapas de Karnaugh, el cual garantiza la obtención de la mínima expresión.

- a. $x.y + x.y'$
- b. $(x + y).(x + y')$
- c. $x.y.z + x'.y + xyz'$
- d. $z.x + z.x'.y$
- e. $(A + B)'.(A' + B)'$
- f. $y.(w.z' + w.z) + x.y$

a) $xy + xy'$

x	y	
0	0	0
0	1	0
1	0	1
1	1	1

$\Rightarrow \boxed{x}$

b) $(x + y)(x + y')$

x	y	
0	0	0
0	1	0
1	0	1
1	1	1

$\Rightarrow \boxed{x}$

c) $xyz + x'y + xyz'$

x	y	z
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

d) $zx + zx'y$

x	z	y
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

$\Rightarrow \boxed{y}$

x	z	y
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

$\Rightarrow \boxed{y}$

e) $(A+B)'(A'+B') = \boxed{0}$ //

f) $y(wz' + wz) + xy$

Ejercicio 4:

Dadas la siguientes tablas de verdad para las funciones Fx:

(f₁)

x3	x2	x1	x0	F(x3,x2,x1,x0)
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

(f₂)

x3	x2	x1	x0	F(x3,x2,x1,x0)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

(f₃)

x2	x1	x0	F(x2,x1,x0)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

- Encontrar las expresiones canónicas de cada Fx como suma de minterminos y como producto de maxiterminos.
- Encontrar la expresión minimizada de cada Fx utilizando mapas de Karnaugh.

a) • f₁ minterminos: $(\bar{x}_3 \bar{x}_2 \bar{x}_1 \bar{x}_0) + (\bar{x}_3 \bar{x}_2 \bar{x}_1 x_0) + (\bar{x}_3 \bar{x}_2 x_1 \bar{x}_0) + (\bar{x}_3 \bar{x}_2 x_1 x_0) + (\bar{x}_3 x_2 \bar{x}_1 \bar{x}_0) + (\bar{x}_3 x_2 \bar{x}_1 x_0) + (\bar{x}_3 x_2 x_1 \bar{x}_0) + (\bar{x}_3 x_2 x_1 x_0)$

• maxiterminos: $(x_3 + x_2 + \bar{x}_1 + \bar{x}_0)(x_3 + \bar{x}_2 + x_1 + x_0)(x_3 + \bar{x}_2 + x_1 + \bar{x}_0)(x_3 + \bar{x}_2 + \bar{x}_1 + \bar{x}_0)(\bar{x}_3 + x_2 + \bar{x}_1 + \bar{x}_0)(\bar{x}_3 + \bar{x}_2 + x_1 + x_0)(\bar{x}_3 + \bar{x}_2 + x_1 + \bar{x}_0)(\bar{x}_3 + \bar{x}_2 + \bar{x}_1 + x_0)(\bar{x}_3 + \bar{x}_2 + \bar{x}_1 + \bar{x}_0)$

• f) • minterminos:

(f₂)

x3	x2	x1	x0	F(x3,x2,x1,x0)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

f₃)

x ₂	x ₁	x ₀	F(x ₂ , x ₁ , x ₀)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

b) x_1, x_0

$x_2 \backslash x_1 x_0$	00	01	11	10
00	1	1		1
01				1
11				
10	1	1		1

x_1, x_0

$x_2 \backslash x_1 x_0$	00	01	11	10
00	1			1
01	1			1
11				
10	1	1	1	

x_1, x_0

$x_2 \backslash x_1 x_0$	00	01	11	10
0			1	
1	1		1	1

Ejercicio 5:

Un circuito combinacional comparador toma dos números de 2 bits, $A = (A_1, A_0)$ y $B = (B_1, B_0)$ y retorna tres salidas ("A>B", "A=B" y "A<B") de 1 bit cada una.
Ej: si $A = (00)$ y $B = (10)$, entonces "A>B" = '0', "A=B" = '0' y "A<B" = '1'.

- a. Construir la tabla de verdad para dicho sistema.
- b. Obtener la ecuación lógica como suma de minterminos y producto de maxiterminos.
- c. Encontrar la función minimizada de cada salida como suma de productos usando mapas de Karnaugh.
- d. Implementar el sistema con compuertas lógicas básicas.

Nolo hago de vuelta ni de onda.
 $B_0 B_1$

a)

A ₁	A ₀	B ₁	B ₀	A>B	A=B	A<B
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	0	1	0
1	1	1	1	0	1	0

b) minterminos $A>B = (\bar{A}_0 \bar{A}_1 \bar{B}_0 \bar{B}_1) + (\bar{A}_0 \bar{A}_1 \bar{B}_0 B_1) + (\bar{A}_0 \bar{A}_1 B_0 \bar{B}_1) + (\bar{A}_0 \bar{A}_1 B_0 B_1) + (\bar{A}_0 A_1 \bar{B}_0 \bar{B}_1) + (\bar{A}_0 A_1 \bar{B}_0 B_1) + (\bar{A}_0 A_1 B_0 \bar{B}_1) + (\bar{A}_0 A_1 B_0 B_1)$

maxiterminos $A>B = (A_0^+ A_1^+ B_0^+ B_1^+) \cdot (A_0^+ A_1^+ B_0^+ \bar{B}_1^+) \cdot (A_0^+ A_1^+ \bar{B}_0^+ B_1^+) \cdot (A_0^+ A_1^+ \bar{B}_0^+ \bar{B}_1^+) \cdot (A_0^+ \bar{A}_1^+ B_0^+ B_1^+) \cdot (A_0^+ \bar{A}_1^+ B_0^+ \bar{B}_1^+) \cdot (A_0^+ \bar{A}_1^+ \bar{B}_0^+ B_1^+) \cdot (A_0^+ \bar{A}_1^+ \bar{B}_0^+ \bar{B}_1^+) \cdot (\bar{A}_0^+ A_1^+ B_0^+ B_1^+) \cdot (\bar{A}_0^+ A_1^+ B_0^+ \bar{B}_1^+) \cdot (\bar{A}_0^+ A_1^+ \bar{B}_0^+ B_1^+) \cdot (\bar{A}_0^+ A_1^+ \bar{B}_0^+ \bar{B}_1^+) \cdot (\bar{A}_0^+ \bar{A}_1^+ B_0^+ B_1^+) \cdot (\bar{A}_0^+ \bar{A}_1^+ B_0^+ \bar{B}_1^+) \cdot (\bar{A}_0^+ \bar{A}_1^+ \bar{B}_0^+ B_1^+) \cdot (\bar{A}_0^+ \bar{A}_1^+ \bar{B}_0^+ \bar{B}_1^+)$

minterminos $A=B = (\bar{A}_0 \bar{A}_1 \bar{B}_0 \bar{B}_1) + (\bar{A}_0 \bar{A}_1 \bar{B}_0 B_1) + (\bar{A}_0 \bar{A}_1 B_0 \bar{B}_1) + (\bar{A}_0 \bar{A}_1 B_0 B_1) + (A_0 A_1 \bar{B}_0 \bar{B}_1) + (A_0 A_1 \bar{B}_0 B_1) + (A_0 A_1 B_0 \bar{B}_1) + (A_0 A_1 B_0 B_1)$

maxiterminos $A=B = (A_0 + A_1 + B_1 + B_0)(A_0 + A_1 + B_1 + \bar{B}_0)(A_0 + A_1 + \bar{B}_1 + B_0)(A_0 + A_1 + \bar{B}_1 + \bar{B}_0)(\bar{A}_0 + A_1 + B_1 + B_0)(\bar{A}_0 + A_1 + B_1 + \bar{B}_0)(\bar{A}_0 + A_1 + \bar{B}_1 + B_0)(\bar{A}_0 + A_1 + \bar{B}_1 + \bar{B}_0)(\bar{A}_0 + \bar{A}_1 + B_1 + B_0)(\bar{A}_0 + \bar{A}_1 + B_1 + \bar{B}_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + B_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + \bar{B}_0)$

minterminos $A<B = (\bar{A}_0 \bar{A}_1 \bar{B}_0 B_1) + (\bar{A}_0 \bar{A}_1 B_0 \bar{B}_1) + (\bar{A}_0 \bar{A}_1 B_0 B_1) + (\bar{A}_0 A_1 \bar{B}_0 \bar{B}_1) + (\bar{A}_0 A_1 \bar{B}_0 B_1) + (\bar{A}_0 A_1 B_0 \bar{B}_1) + (\bar{A}_0 A_1 B_0 B_1)$


• $\max_{\text{terminos}} A < B = (A_0 + A_1 + \bar{B}_1 + B_0)(A_0 + \bar{A}_1 + \bar{B}_1 + B_0)(A_0 + \bar{A}_1 + \bar{B}_1 + \bar{B}_0)(\bar{A}_0 + A_1 + \bar{B}_1 + B_0)(\bar{A}_0 + A_1 + \bar{B}_1 + \bar{B}_0)$
 $(\bar{A}_0 + A_1 + \bar{B}_1 + B_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + B_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + \bar{B}_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + B_0)(\bar{A}_0 + \bar{A}_1 + \bar{B}_1 + \bar{B}_0)$

c)

d)

Ejercicio 6:

Analizar los circuitos de lógica combinacional de la figura. Para cada uno:




- a. Escribir la función booleana correspondiente.
- b. Encontrar la tabla de verdad para la función obtenida.
- c. Obtener la función minimizada como suma de productos a partir del mapa de Karnaugh.
- d. Dibujar el circuito de lógica combinacional resultante del punto (c).

a) $(a \oplus b) + (bc \oplus ca)$ b) $((ab + c) + (b + dc)) \oplus ((b + dc) \oplus (b + d + a))$

b)

a	b	c	$a \oplus b$	bc	ca	$bc \oplus ca$	F_1
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	1	1	0	1	1
1	0	0	1	0	0	0	1
1	0	1	1	0	1	1	1
1	1	0	0	0	0	0	0
1	1	1	0	1	1	0	0



✓ Ejercicio 7:

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2^N' salidas únicas (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un decodificador activo por bajo (salida activa = '0') con N=2 y 2^N=4 (deco 2 x 4).

- a. Expresar las tablas de verdad de las cuatro salidas X₀, X₁, X₂ y X₃.
- b. Encontrar las expresiones de X₀, X₁, X₂ y X₃ como suma de minitérminos y como producto de maxitérminos.
- c. Encontrar expresiones minimizadas de X₀, X₁, X₂ y X₃ utilizando el método de Karnaugh o un método algebraico.
- d. Implementar las expresiones anteriores a través del uso de compuertas lógicas.
- e. Repetir el punto (d) agregando una entrada de HABILITACIÓN (**E**) activa por bajo, de tal forma que cuando **E**= '1' ninguna señal de salida permanezca habilitada.

a)

A_1	A_0	x_0	x_1	x_2	x_3
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

• Suma miniterminos:

$$x_2 = \bar{A}_1 \bar{A}_0 + \bar{A}_1 A_0 + A_1 A_0$$

• Producto maxiterminos = $\bar{A}_1 + A_0$

b) • Suma miniterminos:

$$x_0 = \bar{A}_1 A_0 + A_1 \bar{A}_0 + A_1 A_0$$

• Producto maxiterminos = $A_1 + A_0$

• Suma miniterminos:

$$x_1 = \bar{A}_1 \bar{A}_0 + A_1 \bar{A}_0 + A_1 A_0$$

• Producto maxiterminos = $A_1 + \bar{A}_0$

• Suma miniterminos:

$$x_3 = \bar{A}_1 \bar{A}_0 + \bar{A}_1 A_0 + A_1 \bar{A}_0$$

• Producto maxiterminos = $\bar{A}_1 + \bar{A}_0$

c)

A_1	A_0	0	1
0	0	0	1
1	0	1	1

$$x_0 = A_1 + A_0$$

A_1	A_0	0	1
0	0	1	0
1	0	1	1

$$x_2 = A_1 + \bar{A}_0$$


A_1	A_0	0	1
0	0	1	1
1	0	0	1

$$x_2 = \bar{A}_1 + A_0$$


A_1	A_0	0	1
0	0	1	1
1	0	1	0

$$x_3 = \bar{A}_1 + \bar{A}_0$$

e)



d)



Ejercicio 8:

Implementar un decodificador de 3 x 8 y otro de 4 x 16 a partir de decodificadores 2 x 4 activos por bajo, con entrada de habilitación (E) activa por bajo y compuertas lógicas.

A_1	A_2	A_3	x_0	x_1	x_2	x_3	x_4	x_5	x_6	x_7
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

$$x_0 = A_1 + A_2 + A_3$$

$$x_1 = A_1 + A_2 + \bar{A}_3$$

$$x_2 = A_1 + \bar{A}_2 + A_3$$



$$x_3 = A_1 + \bar{A}_2 + \bar{A}_3$$

$$x_4 = \bar{A}_1 + A_2 + A_3$$

$$x_5 = \bar{A}_1 + A_2 + \bar{A}_3$$

$$x_6 = \bar{A}_1 + \bar{A}_2 + A_3$$


$$x_7 = \bar{A}_1 + \bar{A}_2 + \bar{A}_3$$



3 to 8 Decoder using 2 to 4 Line

•

A_0	A_1	A_2	A_3	x_0	x_1	x_2	x_3	x_4	x_5	x_6	x_7	x_8	x_9	x_{10}	x_{11}	x_{12}	x_{13}	x_{14}	x_{15}
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0






Ejercicio 9:

- a. Diseñar un circuito SUMADOR COMPLETO (3 entradas: X , Y , C_{in} ; 2 salidas: S , C_{out}) mediante el uso de un Decodificador de salida activa por alto y compuertas OR. Tip: La salida que vale 1 representa el minitérmino equivalente al número binario que está a la entrada.
- b. Diseñar un sumador completo usando dos semisumadores y una compuerta.

a)

X	Y	C_{in}	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



Ejercicio 10:

Un MULTIPLEXOR (MUX) es un circuito combinacional que selecciona información binaria de muchas entradas y la dirige a una única salida (Y), conforme al estado de las señales de selección. Si un MUX posee 2^N entradas de información (D) requiere N señales de selección (S).

- a. Expresar la tabla de verdad de un MUX de 2 entradas (y una salida) y su implementación mediante el uso de compuertas lógicas (AND, OR, NOT, NOR, NAND, etc.)
- b. Mostrar cómo se puede usar un MUX para obtener una compuerta NOT.
- c. ¿Cómo obtener un MUX de 4 entradas (y una salida) en base a multiplexores de 2 entradas?
- d. ¿Cómo obtener un multiplexor de N entradas con multiplexores de 2 entradas?




a)

S	D_0	D_1	F
0	0	0	0
0	0	1	1
1	1	0	0
1	1	1	1

también

S	F
0	D_0
1	D_1

$F = S'D_0 + SD_1$



d) Para N entradas se necesitan $(N-1)$ entradas de MUX 2:1 //